Všechny komentáře k produktu:Kingston KCP 16GB DDR4 3200 CL22 SO-DIMM

Unbuffered = (SO)DIMM modul obsahuje pouze paměťové čipy, není použit "opakovací zesilovač" (aka buffer, aka register). Tohoto typu je 100% konzumních RAM modulů do desktopů, noťasů a entry-level serverů (single socket, Xeon 3 series - včetně ECC unbuffered).Registered = DIMM modul obsahuje kromě paměťových čipů ještě "opakovací zesilovač" (aka buffer, aka register). Cílem je, snížit zátěž linkových budičů řadiče DRAM v čipsetu na motherboardu. Ve výsledku je možno na jeden kanál RAM (paměťového řadiče) pověsit víc modulů, a v rámci modulu použít vyšší počet čipů (připojit čipy paralelně na komunikační linky).
Prakticky se "registered" moduly používají pouze v košer serverech (Xeon 5 series) a prakticky výhradně v kombinaci s ECC (což je jinak "kolmá" vlastnost vůči registered/unbuffered).Unbuffered/registered má teoreticky jakousi souvislost s latencemi (CL), buffer má nějaké průchozí zpoždění a proto sežere nějaké takty navíc - ale toto v praxi patrně nebude zásadním faktorem při rozhodování, zda kupujete notebook / desktop / entry level server / plnotučný server.Ohledně ranků:(SO)DIMM modul má datovou sběrnici širokou 64 bitů.(SO)DIMM modul tradičně obsahuje jednu sadu čipů, které na datové sběrnici "sedí vedle sebe". Pokud například jeden čip obslouží 8 bitů, je jich na non-ECC modulu potřeba 8 kusů, aby "vedle sebe" obsloužily 64bitovou sběrnici. Vyskytují se též čipy s organizací 4x nebo x16 - potažmo (SO)DIMM potom musí nést 16 nebo 4 čipy. Adresní signály jsou zapojeny v rámci modulu "napříč čipy" paralelně = všechny čipy dostávají tutéž adresu.Pokud je na kanálu řadiče RAM zapojeno několik patic pro (SO)DIMMy, paměťový řadič aktivuje pro každou transakci pouze jeden modul. K tomu slouží signál "chip select". Moduly pak nemusí obsahovat "konfigurovatelný adresní dekodér", aby se "poskládaly za sebou do adresního prostoru" - dekódování vyšších adresních linek a případně prokládání si řeší interně řadič RAM, navenek používá jednoznačné chip-selecty. Teoreticky by tedy stačil jeden "chip select" signál na každý (SO)DIMM modul.Prakticky má SODIMM ve svém pinoutu hned čtyři chip-select signály, značené CS0...CS3.
Slouží k tomu, aby se "jeden fyzický modul mohl chovat jako čtyři logické moduly". K čemu to? Hlavní důvod je, že v konkrétní historické době / vývojové fázi křemíku, jsou dostupné DRAM čipy o určité maximální kapacitě. Moduly s nejvyšší dostupnou kapacitou proto potřebují větší počet čipů, než kolik jich stačí pro obsloužení 64b sběrnice. Sběrnice rozšířit nejde (pinout je pevně daný) - proto se na datové piny dají připojit až čtyři sady čipů paralelně - a díky čtyřem CS signálům se mohou tvářit "jako čtyři virtuální moduly".Těmto "virtuálním modulům" se říká ranky... Charakteristickou vlastností řadiče RAM (součást čipsetu) je, kolik ranků = CS výstupů má k dipozici na každý svůj kanál. A je v zásadě na libovůli výrobce/designéra motherboardu, kolik ranků zapojí do každého (SO)DIMM slotu. Může preferovat vyšší počet fyzických slotů a nižší počet ranků per slot - nebo naopak...Motherboard si při startu po sériové sběrnici I2C přečte SPD EEPROM osazených (SO)DIMM modulů, z jejího obsahu zjistí mj. počet ranků každého modulu, a v kombinaci s implicitní znalostí zapojení fyzických slotů z toho poskládá mapu paměti, kterou naprogramuje do řadiče RAM. (Inicializace řadiče RAM je jednou z úplně prvních fází startu BIOSu, která "běží z cache" / používá cache jako RAM.)Skladba ranků je jedním z asi pěti/šesti pater hierarchického členění DRAM v daném systému - tato struktura dává možnosti různé optimalizace prokládání podle očekávaného charakteru zátěže, aby se pokud možno potlačily/skryly latence adresních dekodérů při náhodném přístupu... je to docela věda. Sběrnice DDR zřejmě neumí "tagged command queuing" mezi řadičem a moduly, pouze request/response - ale sám řadič může měnit pořadí požadavků od různých CPU jader tak, aby v rámci řádku/sloupce/banku přístupy statisticky častěji navazovaly. Lze proto argumentovat, že vyšší počet ranků by mohl usnadnit tuto optimalizaci = v jistém smyslu zvýšit paralelismus adresních dekodérů a řádkových bufferů v čipech, za jinak stejných okolností.
Zároveň ale vyšší počet ranků může poňouknout řadič RAM, aby kvůli stabilitě zpomalil takt paměťové sběrnice...https://compas.cs.stonybrook.edu/~nhonarmand/courses/sp15/cse502/slides/06-main_mem.pdf
https://www.cse.iitk.ac.in/users/biswap/CS698Y/lectures/L15.pdf
https://media-www.micron.com/-/media/client/global/documents/products/data-sheet/modules/sodimm/ddr4/atf8c512x64hz.pdf?rev=cac5d00763e04d138c43a0a77b6fa394